Руководство по высокопроизводительной бортовой вычислительной архитектуре БПЛА: FPGA vs MPSoC
Введение
В разработке высокопроизводительной бортовой вычислительной архитектуры БПЛА вопрос "чистый FPGA или MPSoC?" является ключевым. Чистый FPGA превосходит в аппаратном параллелизме и детерминированной задержке; MPSoC объединяет CPU, ядра реального времени и программируемую логику на одном чипе, сочетая гибкость программного обеспечения с аппаратным ускорением. Эти два решения не являются простыми заменами, а соответствуют принципиально различным характеристикам рабочих нагрузок.
Как инженерная команда, специализирующаяся на FPGA, Дуюань Электроникс опирается на полевой опыт работы с продуктовыми линейками ZU19EG и VU13P, чтобы изложить техническую логику, лежащую в основе этого выбора, и предоставить эталонные конфигурации для различных сценариев.
1. Понимание гетерогенности рабочих нагрузок БПЛА
БПЛА — это типичная многозадачная система реального времени; бортовые вычисления подразделяются на четыре основные категории.
Управление полётом в реальном времени является самым фундаментальным уровнем. IMU выдаёт данные с частотой выше 1 кГц; полётный контроллер должен выполнять оценку ориентации, слияние EKF, управление контуром ориентации и скорости, а также обновлять ESC через PWM или DShot. Весь цикл обычно выполняется в течение 1 мс, и джиттер в худшем случае должен быть строго ограничен.
ИИ-автономные вычисления обрабатывают распознавание объектов, визуальное избегание препятствий, SLAM и планирование маршрута. Это вычислительно интенсивные задачи, но обычно они могут допускать задержку в десятки миллисекунд.
Обработка полезной нагрузки обрабатывает видео, картографирование и инспекционные данные, уделяя приоритетное внимание пропускной способности, а не жёсткому реальному времени.
Детерминированная обработка сигналов охватывает импульсную компрессию радара, обработку сигналов радиоэлектронной борьбы, высокоскоростные интерфейсы датчиков и синхронизацию времени. Их общая черта — микросекундное выполнение с чрезвычайно низким временным джиттером.
Эти четыре рабочей нагрузки предъявляют совершенно разные требования к архитектуре чипа — это и есть корень вопроса выбора.
2. Чистый FPGA: Границы и ценность детерминизма
Основная ценность чистого FPGA — детерминизм. Логические схемы работают в аппаратном параллелизме; путь сигнала фиксирован после синтеза и размещения, без планирования ОС, задержки прерываний или промахов кэша. FPGA, таким образом, может достичь наносекундного отклика с нулевым джиттером.
В обработке радиолокационных сигналов согласованная фильтрация, импульсная компрессия и БПФ должны завершаться в течение каждого периода импульса; аппаратные конвейеры FPGA гарантируют вывод за фиксированное тактовое количество. Радиоэлектронная борьба — наиболее Representative сценарий высококлассного чистого FPGA.
Для сценариев радиолокационной обработки сигналов и РЭБ, требующих экстремального детерминизма, Дуюань Электроникс создала плату VU13P PCIe на базе AMD Virtex UltraScale+ XCVU13P.
3. MPSoC: Гетерогенная интеграция и аппаратно-программное совместное проектирование
Основная идея MPSoC — покрытие нескольких типов задач одним чипом. AMD Zynq UltraScale+ MPSoC объединяет четырёхъядерный Cortex-A53, двухъядерный Cortex-R5, FPGA-логику и DSP-блоки, связанные высокоскоростной AXI-средой.
Ключевое преимущество этой гетерогенной архитектуры — изоляция задач. Критическое для безопасности управление полётом в реальном времени выполняется на Cortex-R5 с FreeRTOS или «голым» кодом для гарантии детерминированных циклов управления; ИИ-вывод и сложные алгоритмы работают на Cortex-A53 с Linux и его зрелой программной экосистемой; FPGA-логика обрабатывает интерфейсы датчиков, предварительную обработку данных и аппаратное ускорение.
4. Четыре измерения для выбора
Во-первых, величина задержки. Если задача должна выполняться за микросекунды с нулевым джиттером — импульсная компрессия радара, обработка сигналов РЭБ, высокоскоростное управление двигателем — чистый FPGA является единственным вариантом. Если окно — миллисекунды, ядра реального времени MPSoC плюс ускорение FPGA вполне достаточны.
Во-вторых, изменчивость алгоритмов. Где алгоритмы фиксированы после развёртывания, оптимально закалка чистого FPGA. Где алгоритмы быстро итерируются и требуют быстрой верификации — например, обновления моделей ИИ-обнаружения объектов — выигрывает гибкость программного обеспечения MPSoC.
В-третьих, требования к системной интеграции. Для строгих ограничений SWaP однокристальный MPSoC значительно снижает площадь платы и энергопотребление. Для многоканального прямого РБВ-сэмплирования или сверхвысокоскоростного захвата данных чистый FPGA с отдельным РБВ-фронтендом может быть предпочтительнее.
В-четвёртых, функциональная безопасность и сертификация. Авиационные БПЛА должны учитывать сертификацию DO-254/DO-178C. Гетерогенная архитектура MPSoC естественным образом поддерживает изоляцию задач, размещая критические для безопасности функции на выделенном ядре реального времени для упрощения соответствия сертификации. Дизайн функциональной безопасности чистого FPGA требует более строгого процесса аппаратной верификации.
5. Рекомендуемые модели
Направление MPSoC
AMD Zynq UltraScale+ MPSoC (серия ZU) — самый зрелый выбор MPSoC для БПЛА. ZU5EV и ZU7EV объединяют четырёхъядерный A53, двухъядерный R5, Mali-400 GPU, кодек H.264/H.265 и FPGA-логику на одном чипе, подходя для интегрированных платформ миссионных вычислений высококлассных БПЛА. ZU19EG предлагает более высокую плотность логики и ресурсы DSP для одновременного управления полётом, ИИ-вывода и высокоскоростных интерфейсов датчиков. ZU3EG подходит для лёгких конструкций, чувствительных к энергопотреблению и размеру, и используется как бортовой компьютер для БПЛА внутренней навигации.
Направление чистого FPGA
AMD Virtex UltraScale+ VU13P/VU9P предлагает экстремальную плотность логики и высокоскоростные интерфейсы. VU13P содержит миллионы логических ячеек, богатые DSP-блоки и высокоскоростные GTY-трансиверы для импульсной компрессии радара, обработки сигналов РЭБ и многоканального высокоскоростного захвата данных. Разъём FMC+ подключает высокоскоростные мезонинные карты АЦП/ЦАП через JESD204B.
6. Типичные конфигурации на платформах Дуюань Электроникс
Вариант 1: Интегрированная платформа миссионных вычислений (на базе MPSoC)
Центрирована на плате ZU19EG: PS запускает Linux + PX4/ROS 2, Cortex-R5 запускает критическое для безопасности управление ориентацией, а PL обрабатывает предварительную обработку датчиков и ускорение ИИ-вывода. Подходит для средних и крупных БПЛА, обрабатывающих управление полётом, визуальную навигацию и распознавание объектов. Дуюань Электроникс предоставляет комплексные сквозные FPGA-решения — проектирование аппаратного обеспечения, разработку логики, настройку IP и встраиваемое ПО — ускоряя путь от выбора к прототипированию.
Вариант 2: Выделенная платформа обработки сигналов (чистый FPGA)
Центрирована на плате VU13P, высокоскоростные мезонинные карты АЦП/ЦАП подключаются через FMC+ для построения систем обработки радиолокационных или РЭБ-сигналов. 1 728K логических ячеек и 12 288 DSP-блоков VU13P легко поддерживают аппаратные конвейеры для многоканальной импульсной компрессии, БПФ и согласованной фильтрации — подходят для военных или специальных миссионных задач БПЛА, требующих экстремальной детерминированной задержки.
Вариант 3: Гетерогенная совместная обработка (MPSoC + дискретный FPGA)
Используя ZU19EG как основную вычислительную платформу, VU13P подключается через PCIe Gen3 x16 или высокоскоростные GTY-каналы как выделенный сопроцессор. ZU19EG обрабатывает управление полётом, управление миссией и системное планирование, а VU13P выполняет обработку сигналов реального времени радара или РЭБ-фронтенда. Это разделение уравновешивает программную экосистему с аппаратным детерминизмом и является распространённой архитектурой для самых высококлассных современных вычислительных платформ БПЛА.
Заключение
Ответ на вопрос «чистый FPGA или MPSoC?» зависит не от того, какой чип лучше сам по себе, а от напряжения между требованиями детерминизма рабочей нагрузки и изменчивостью алгоритмов. Чистый FPGA незаменим для микросекундного детерминизма и выделенной обработки сигналов; MPSoC выигрывает в системной интеграции, гибкости программного обеспечения и изоляции многозадачности. Архитектурный дизайн высококлассных БПЛА размещает каждый класс вычислительных задач на аппаратном обеспечении, наиболее подходящем для него: управление полётом в реальном времени на Cortex-R5, ИИ-вывод на Cortex-A53 с ускорением FPGA, а обработка радиолокационных сигналов в аппаратных конвейерах чистого FPGA.
С продуктовыми линейками ZU19EG и VU13P, охватывающими весь спектр от MPSoC до чистого FPGA, и комплексными сквозными FPGA-решениями, Дуюань Электроникс предоставляет сквозную поддержку — от чипа до системы — для выбора, верификации и развёртывания высококлассных архитектур вычислений БПЛА.