Инженерная практика и опыт подбора команды разработки Дуюань Электроникс: высокоскоростные интерфейсы, обработка радиолокационных и коммуникационных сигналов, гетерогенные вычислительные платформы и импортозамещение — поможем избежать лишних шагов при подборе кристаллов и реализации решения.
FPGA signal processing is fundamentally different from CPU work — a CPU runs one instruction per sample, while an FPGA produces one result per clock cycle. How to build FIR without stalling the pipeline, how many FFT points you actually need, and how to configure the DDS phase accumulator — this article walks through the RTL implementation and resource budget for three core modules.
Сколько высокоскоростных интерфейсов реально нужно на FPGA-плате? PCIe втыкается в хост, оптоволокно тянет на расстояние, FMC подключает мезонины, Ethernet общается с сетью — четыре интерфейса решают четыре совершенно разные задачи. В статье разложены полоса, расстояние, стоимость и типовые применения, чтобы вы выбирали под свои реальные требования.
FPGA-плата уровня Kintex-7 обычно требует 5–8 различных напряжений питания: от 1,0 В ядра до 3,3 В I/O, токи от сотен мА до десяти ампер. Многие инженеры покупают FPGA-плату, подключают 5 В и запускают — только чтобы обнаружить, что плата горячая на ощупь, или АЦП выдает сплошные паразитные составляющие. В статье разбираем бюджет питания, выбор DC-DC vs LDO и проектирование многорельсового питания.
Студент покупает плату за 200 долларов, чтобы мигать светодиодами; инженер на производстве выбирает между SoM за 2500 долларов и отладочной платой за 1100. Слишком мал бюджет — упрётесь в ресурсы; слишком велик — сожжёте деньги, которые предназначались механике и цепочке поставок. В статье три стадии — обучение, проверка алгоритмов, мелкосерийное производство — и какие характеристики реально нужны на каждой.
Один АЦП 14 бит 250 Мвыб/с требует более 30 дифференциальных пар LVDS; выше 1 Гвыб/с параллельная разводка становится невозможной. JESD204B/C собирает эти провода в несколько высокоскоростных последовательных линий — ценой пересчёта параметров канала, тактирования и детерминированной задержки. В статье разобраны L/M/F/K, SYSREF, бюджет джиттера и потери в PCB-тракте.
Команда хочет добавить распознавание объектов 1080p в шлюз, но финансовый отдел отклоняет закупку GPU. Сколько квантованной модели реально вытянет FPGA? Когда действительно нужен GPU? На каком объёме окупается ASIC? В этой статье три пути сведены в одну смету затрат.
Восемь плат сбора должны выровнять точки выборки на одной оси времени с точностью ±50 нс. NTP этого не может, а приёмник GPS не помещается в шкаф. В статье разбираются роли часов IEEE 1588 PTP, место аппаратной метки времени, участие коммутатора и бюджет погрешности — с полным путём настройки от обычных часов до прозрачных.
Самый частый вопрос при выборе встраиваемой системы — не «какой чип самый быстрый», а «что выбрать: MPSoC, чистый FPGA или MCU+ARM с внешней логикой?». У этих трёх маршрутов чёткие границы по вычислениям, эффективности разработки, стоимости и энергопотреблению.
Любой видеопроект упирается в выбор кодека: четырёхканальный ститчинг 1080p нуждается в стриминге, массив камер — в обратной передаче, машинное зрение — в хранении. Аппаратный IP кодека или soft-ядро? Какой битрейт держит картинку чёткой? Удержится ли задержка в пределах одного кадра? В этой статье мы переводим компромиссы по полосе, задержке и ресурсам между аппаратным и программным кодированием в понятную систему расчётов для выбора.
Многие думают, что локальная миграция — это прежде всего смена микросхемы, но на самом деле первая преграда — тулкит. Переход от Vivado к PDS от Pango или к EDA от FudanMicro меняет то, как открывается проект, пишутся ограничения, инстанцируется IP и закрывается тайминг. Статья разбирает миграцию по шагам — что меняется на каждом шаге, с какими граблями мы столкнулись и сколько усилий это обычно требует.
Свяжитесь с отделом разработки для получения технических материалов и консультации по подбору под ваш проект.
Контакты · +86 18621324348