Модули SoM
Модуль SoM AMD Xilinx Artix-7 XC7A200T – PBC7A20
Промышленный SoM Artix-7 · 215K логики · PCIe Gen2 · 1ГБ DDR3 · 180 I/O

Вычислительная версия VU9C (XCVU9P), сверхвысокоуровневая платформа разработки, построена на промышленной FPGA AMD Xilinx Virtex UltraScale+ XCVU9P-2FLGB2104I и стабильно работает в диапазоне -40°C … 85°C. Использует разделённую архитектуру SoM + несущая (SoM 106×106 мм / несущая 210×255 мм), обладает огромными логическими ресурсами, множеством DSP, большой встроенной памятью и несколькими высокоскоростными опто-/PCIe-интерфейсами — рассчитана на высоконагруженные, широкополосные приложения: высокоскоростные сети, ASIC-прототипирование, высокопроизводительные вычисления и обработку сигналов реального времени.
Интерфейсы, охлаждение, конструкция и серийные поставки могут быть адаптированы под проект · ответим в течение 1 рабочего дня после отправки.
Вычислительная версия VU9C (XCVU9P), сверхвысокоуровневая платформа разработки, построена на промышленной FPGA AMD Xilinx Virtex UltraScale+ XCVU9P-2FLGB2104I и стабильно работает в диапазоне -40°C … 85°C. Использует разделённую архитектуру SoM + несущая (SoM 106×106 мм / несущая 210×255 мм), обладает огромными логическими ресурсами, множеством DSP, большой встроенной памятью и несколькими высокоскоростными опто-/PCIe-интерфейсами — рассчитана на высоконагруженные, широкополосные приложения: высокоскоростные сети, ASIC-прототипирование, высокопроизводительные вычисления и обработку сигналов реального времени.
| Параметр | Характеристика |
|---|---|
| Модель платы | VU9C |
| Модель FPGA | XCVU9P-2FLGB2104I |
| Класс кристалла | Промышленный; диапазон -40°C ~ 85°C |
| Логические ячейки | 2 586K |
| LUT | 1 182K |
| Триггеры | 2 364K |
| DSP | 6 840 |
| Block RAM | 75,9 Мб |
| UltraRAM | 270 Мб |
| QSPI Flash | 2 Гбит (256 МБ) |
| Память на плате | 32 ГБ DDR4 ECC, 2666 МБод, ширина 4×72 бит (с ECC) |
| PCIe Gen3 | 1 × PCIe x16 золотые контакты |
| FMC+ | LA 34 IO-пары, HA 24 IO-пары, 16 пар трансиверов GTY |
| FMC HPC | LA 34 IO-пары, HA 24 IO-пары, 8 пар трансиверов GTY |
| QSFP-DD | 2 × 200G |
| QSFP28 | 4 × 100G |
| M.2 NVMe | 1 × M-Key, PCIe Gen3 ×4 |
| SMA | 4 пары GTY + 1 дифференциальная пара часов + 1 триггерная пара |
| Раздача тактов | Дерево тактовов Si5341 + TCXO; поддержка внешней опоры 10 МГц / 1PPS |
| Питание | 12В / 20А; телеметрия питания PMBus |
| Гигабитный Ethernet | 1 × (управление/отладка) |
| Межплатные разъёмы | 8 × 240-контактных Samtec |
| Габариты | SoM 106×106 мм; несущая 210×255 мм |
Развёртывание ИИ-моделей требует сбалансированного сочетания вычислительной мощности, полосы и энергоэффективности. За счёт аппаратного параллелизма, реконфигурируемых трактов данных и богатых высокоскоростных интерфейсов FPGA и MPSoC дают низколатентный, энергоэффективный гетерогенный счёт для вывода CNN/YOLO, ускорения Vitis-AI и встраиваемых интеллектуальных терминалов — позволяя быстро переносить алгоритмы и выводить продукты.
Базовые станции 5G/6G и высокоскоростное сетевое оборудование предъявляют строгие требования к обработке протоколов, пересылке данных и детерминированной задержке. Высокоскоростные трансиверы, реконфигурируемые стеки протоколов и параллельные конвейеры позволяют FPGA обеспечивать 100G оптическую связь, обработку протоколов и ускорение сетевой безопасности — высокопроизводительную, низколатентную аппаратную платформу от НИОКР до серийного производства.
От университетских лабораторий до корпоративных НИОКР — быстрая верификация алгоритмов и аппаратных архитектур является ключевым первым шагом к успеху проекта. Платы разработки и SoM Duyuan FPGA предоставляют богатые высокоскоростные интерфейсы, полные референсные дизайны и сквозную техническую поддержку для ASIC-прототипирования, высокоскоростного сбора данных, разработки приборов и академических исследований — помогая командам быстро превращать идеи в работающие аппаратные системы.
Фазированные и измерительные радары предъявляют строгие требования к платформам обработки сигналов: многоканальный параллельный захват, высокопроизводительный поток данных и детерминированно низкая задержка. За счёт реконфигурируемой параллельной архитектуры FPGA выступает ядром обработки радиолокационных сигналов, обеспечивая многоканальный параллельный высокопроизводительный детерминированный счёт в формировании луча, сжатии импульсов и обнаружении целей, поддерживая реконфигурацию алгоритмов и развитие платформы.
Отвечаем в течение 1 рабочего дня после отправки: консультации по подбору, кастомизация параметров и поставки партиями.
Контакты · +86 18621324348