Реальная стоимость миграции на китайские FPGA: TCO-фреймворк от Xilinx к FMSH/Pango
Импортозамещение — это не просто «поменять чип». Многие команды при выборе сравнивают только цену и логические ресурсы, а при миграции выясняется, что тулчейн, IP-ядра, разводка PCB и кривая обучения инженеров требуют перерасчёта. В этой статье — TCO-фреймворк (совокупная стоимость владения), который построчно считает все расходы на миграцию.
1. Четыре блока затрат на миграцию
Миграция проекта Xilinx на китайские FPGA (серия FMSH JFM7, Pango Titan3 / Kosmo-2) — это не единичные расходы, а четыре параллельные линии затрат:
| Статья затрат | Содержание | Типичная доля |
|---|---|---|
| Миграция тулчейна | Проект Vivado, ограничения, IP Catalog, замыкание таймингов | 15%~25% |
| Переписывание IP-ядер | PCIe, DDR-контроллер, перенастройка PHY SerDes | 30%~40% |
| Аппаратные правки | Разница корпусов BGA, переразводка PCB, дерево питания, тактирование | 15%~25% |
| Трудозатраты и валидация | Изучение нового тулчейна, повторная валидация платы, итерации по таймингам | 20%~30% |
Разберём каждый блок.
2. Миграция тулчейна: от Vivado к отечественной EDA
Проекты Xilinx используют Vivado Design Suite. Соответствие целевых платформ:
| Исходная платформа | Отечественный аналог | Инструмент | Сложность |
|---|---|---|---|
| Xilinx Vivado | Серия FMSH JFM7 | Проприетарная EDA FMSH | Средняя — похожая структура проекта, нужен маппинг IP-библиотеки |
| Xilinx Vivado | Pango Titan3 / Kosmo-2 | Pango Design Suite (PDS) | Средне-низкая — интерфейс PDS близок к Vivado, синтаксис ограничений совместим |
Что именно меняется
- Файлы ограничений: формат .xdc в основном совместим, но нумерацию выводов нужно переназначить (другой ball map BGA).
- IP Catalog: Xilinx FIFO Generator, BRAM Controller и PCIe IP нельзя использовать напрямую — нужно переинстанцировать соответствующие IP от отечественного вендора.
- Замыкание таймингов: у китайских FPGA на той же скоростной категории typically более жёсткий запас по таймингам. Проект на 100 МГц с запасом 20% на Xilinx после миграции может иметь только 5%~10%, требуется оптимизация критического пути.
Оценка затрат: команде из 3~5 инженеров FPGA нужно около 2~4 недель на освоение тулчейна. При ~30 тыс. ¥/чел.-месяц это примерно 20~50 тыс. ¥ (разово).
3. Переписывание IP-ядер: самый дорогой блок
Тулчейн — это «переучивание», IP-ядра — это «переделывание». Это крупнейшая статья затрат при миграции.
| Тип IP | Xilinx нативно | Отечественный аналог | Объём работ |
|---|---|---|---|
| DDR-контроллер | MIG (DDR3/DDR4) | FMSH / Pango DDR PHY + контроллер | Высокая: отличаются тайминги, калибровка, процедура обучения |
| PCIe hard block | Integrated Block for PCIe | FMSH PCIe Gen3 x8 / Pango PCIe Gen4 x8 | Средняя: перенастройка конфигурации, логика enumeration переиспользуется |
| SerDes (GTX/HSST/MGT) | 7-серия GTX / UltraScale GTH | FMSH GTX / Pango HSST | Высокая: опорный клок, предыскажение, эквалайзер перенастраиваются |
| FIFO / BRAM / DSP | Block RAM Generator / FIFO Generator | Аналогичный IP от отечественного вендора | Низкая: перегенерировать, логика переиспользуется |
Почему переписывание IP дорогое? Высокоскоростные интерфейсы (DDR, PCIe, SerDes) — это не «поменять параметр», это涉及板-level signal integrity. Исходная трассировка PCB была настроена под референс-дизайны Xilinx; после перехода на отечественный PHY нужно заново измерять глазковые диаграммы, находить параметры эквалайзера и перезапускать обучение канала. Это часто самая неконтролируемая часть проекта миграции.
Оценка: проекту с PCIe Gen3 x8 + DDR4 + несколькими высокоскоростными трансиверами typically нужно 1,5~3 месяца на переписывание IP и bring-up, трудозатраты около 80~150 тыс. ¥.
4. Аппаратные правки: нужно ли перерисовывать PCB?
Зависит от того, на какой отечественный чип вы ориентируетесь:
- Серия FMSH JFM7 (pin-совместима с Kintex-7 / Virtex-7): определения выводов BGA высоко совместимы с 7-серией Xilinx. PCB можно сделать pin-to-pin заменой — слои перерисовывать не нужно, меняется только номинал чипа и силовая сеть. Это самый дешёвый путь миграции.
- Pango Titan3 / Kosmo-2 (новая архитектура): корпуса BGA несовместимы с Xilinx. PCB нужно рисовать заново — дерево питания, распределение тактирования, высокоскоростная трасса по референс-дизайну нового чипа.
| Путь миграции | Изменения PCB | Стоимость железа (разово) |
|---|---|---|
| Xilinx Kintex-7 → FMSH JFM7K325T/K410T | Pin-to-pin, небольшая ревизия | 10~30 тыс. ¥ (изготовление + компоненты) |
| Xilinx Kintex-7 → Pango Titan3 | Новая PCB | 50~100 тыс. ¥ (перерисовка 4~6 слоёв + 2~3 круга изготовления) |
| Xilinx ZYNQ → Pango Kosmo-2 SoPC | Новая PCB + порт ARM BSP | 80~150 тыс. ¥ (включая софт BSP) |
5. TCO на трудозатраты: не только «цена платы»
Многие команды при выборе сравнивают только цену чипа, игнорируя трудозатраты. Реальный TCO проекта миграции:
| Статья затрат | Малый (одна плата / прототип) | Средний (серийная плата) | Крупный (много плат / массовое производство) |
|---|---|---|---|
| Освоение тулчейна | 2~4 нед / 20~50 тыс. ¥ | 4~6 нед / 50~80 тыс. ¥ | 6~8 нед / 80~120 тыс. ¥ |
| Переписывание IP | 1 мес / 50~80 тыс. ¥ | 2~3 мес / 100~150 тыс. ¥ | 3~6 мес / 200~400 тыс. ¥ |
| Правки PCB | 10~30 тыс. ¥ | 50~100 тыс. ¥ | 100~200 тыс. ¥ |
| Валидация платы | 2~4 нед / 20~40 тыс. ¥ | 1~2 мес / 50~100 тыс. ¥ | 2~3 мес / 150~300 тыс. ¥ |
| Итого TCO | ~100~200 тыс. ¥ | ~250~450 тыс. ¥ | ~500~1 000 тыс. ¥ |
Цифры выглядят большими, но на фоне двух факторов:
- Цена чипа действительно ниже: Xilinx Kintex-7 XC7K410T ~3 000~4 000 ¥/шт; FMSH JFM7K410T ~1 500~2 000 ¥/шт. Чем больше объём — тем больше экономия.
- Безопасность поставок — нематериальная выгода: чипы Xilinx имеют длинный импортный цикл и неопределённость аллокации; отечественные чипы доступны локально за 2~4 недели. Эти затраты сложно измерить, но они критичны для серийных проектов.
6. Когда миграция оправдана?
Не каждый проект должен мигрировать. Мы обычно проверяем три условия:
1. Длинный жизненный цикл проекта (>2 лет): затраты на миграцию разовые; чем дольше жизненный цикл и больше объём, тем сильнее экономия на цене чипа покрывает вложения.
2. Высокие требования к стабильности поставок: военная, промышленная, медицинская отрасли — где важна безопасность цепочки поставок — получают максимальную нематериальную выгоду.
3. Исходный дизайн на 7-серии (Kintex-7 / Artix-7): у 7-серии есть прямые совместимые аналоги FMSH JFM7, самый короткий и дешёвый путь миграции. UltraScale+ / Versal пока не имеют зрелых отечественных альтернатив — не форсируйте миграцию.
Миграция на китайские FPGA — это не вопрос «дёшево или дорого», а вопрос «окупятся ли разовые вложения объёмом и безопасностью поставок». Посчитайте TCO, прежде чем принимать решение.
>
— Инженерная команда Duyuan
